Bitte benutzen Sie diese Kennung, um auf die Ressource zu verweisen:
http://bibliotecavirtual.dgb.umich.mx:8083/xmlui/handle/DGB_UMICH/16094
Titel: | Diseño e implementación de un controlador de memoria SDRAM para un procesador de imagen por medio de un FPGA |
Autor(en): | Guzmán Monge, Luis Antonio |
Adviser: | Salas Mier, Alberto Carlos |
Stichwörter: | info:eu-repo/classification/cti/7 FIE-L-2017-0296 SDRAM FPGA Verilog Quartus II |
Erscheinungsdatum: | Feb-2017 |
Herausgeber: | Universidad Michoacana de San Nicolás de Hidalgo |
Zusammenfassung: | This project intends to create an image processor that can show a real time histogram and can detect some particular characteristics in the images that are useful for the user. A fundamental part within this image processor the handling of the data. The data must be stored inside a memory, in this case an SDRAM (Synchronized Dynamic Random Access Memory). To handle this memories a controller is required. This particular thesis focuses in the design and the implementation of this memory controller that will be part of the image processor. This memory controller will be created with the specifications required for this project, in particular for the SDRAM IS42S16400J-6TL. In this thesis an FPGA (Field Programmable Gate Array) is used. The advantages of this device is that this is a "programmable" hardware, a generic circuit where its functionality can be programmed for a particular application. This will help save valuable resources that with a general purpose computer would be wasted, plus it´s relatively cheap. El proyecto en general aspira a crear un procesador de imagen que pueda mostrar un histograma en tiempo real y pueda detectar ciertas características de la imagen las cuales son de interés para el usuario. Una parte fundamental dentro de este procesador de imagen es el manejo de los datos, estos deben ser almacenados dentro de una memoria, en este caso una SDRAM (Synchronized Dynamic Random Access Memory). Por lo que es necesario un controlador. Esta tesis se centra en el diseño y la implementación de un controlador de memoria que formará parte del procesador de imagen. Éste controlador de memoria se creará con las necesidades específicas para el proyecto y en particular para la SDRAM IS42S16400J-6TL. En esta tesis se hace uso de un FPGA (Field Programmable Gate Array), El cual tiene la ventaja de ser un hardware "programable", (un circuito genérico donde su funcionabilidad puede ser programada para una aplicación en particular), lo cual ayudará a ahorrar recursos valiosos que con una computadora de propósito general se desperdiciarían, además de que es relativamente barato. |
Beschreibung: | Facultad de Ingeniería Eléctrica. Licenciatura en Ingeniería Electrónica |
URI: | http://bibliotecavirtual.dgb.umich.mx:8083/xmlui/handle/DGB_UMICH/16094 |
Enthalten in den Sammlungen: | Licenciatura |
Dateien zu dieser Ressource:
Datei | Beschreibung | Größe | Format | |
---|---|---|---|---|
FIE-L-2017-0296.pdf | 1.76 MB | Adobe PDF | ![]() Öffnen/Anzeigen |
Alle Ressourcen in diesem Repository sind urheberrechtlich geschützt, soweit nicht anderweitig angezeigt.