Por favor, use este identificador para citar o enlazar este ítem: http://bibliotecavirtual.dgb.umich.mx:8083/xmlui/handle/DGB_UMICH/3494
Título : Aplicación de procesamiento en paralelo basado en threads en la determinación de sags de voltaje en sistemas eléctricos
Autor : Antúnez García, Armando
Asesor: Espinosa Juárez, Elisa
Palabras clave : info:eu-repo/classification/cti/7
FIE-M-2014-1533
Calidad de la energía
Depresiones de voltaje
Hilos de ejecución
Fecha de publicación : ago-2014
Editorial : Universidad Michoacana de San Nicolás de Hidalgo
Resumen : In this thesis processing techniques are applied in parallel to the analytical method Espinosa - Hernández (Maeh) for estimating voltage depressions (SAGS) three-phase electric power systems balanced. Parallelization of this analytical method is carried out using multi-threaded programming (POSIX threads). The algorithm was written in the C programming language, all the tests that were done, were done using a Linux based operating system called Xubuntu. The parallelized analytical method was applied to analyze the IEEE test systems 24, 30, 57 and 118 nodes, in order to demonstrate the operation of the method using parallel processing. A comparative analysis of the sequential analytical method and analytical method parallelized is presented. The results of the execution times using multiple processing elements, from which the acceleration factor obtained based on the parallelizing of the analytical method is displayed.
En esta tesis se aplican técnicas de procesamiento en paralelo al método analítico Espinosa – Hernández (AMEH) para la estimación de depresiones (SAGS) de voltaje en sistemas eléctricos de potencia trifásicos balanceados. La paralelización de este método analítico se lleva a cabo utilizando programación multi-hilos (POSIX threads). El algoritmo fue escrito en el lenguaje de programación C, todas las pruebas que fueron realizadas, se hicieron utilizando un sistema operativo basado en Linux llamado XUBUNTU. El método analítico paralelizado se aplicó para analizar los sistemas de prueba del IEEE de 24, 30, 57 y 118 nodos, con el fin de demostrar la operación de dicho método utilizando el procesamiento en paralelo. Se presenta un análisis comparativo entre el método analítico secuencial y el método analítico paralelizado. Se muestran los resultados de los tiempos de ejecución utilizando varios elementos de proceso, a partir de lo cual se muestra el factor de aceleración que se obtiene en base a la paralelización del método analítico.
Descripción : Facultad de Ingeniería Eléctrica. Maestría en Ciencias en Ingeniería Eléctrica
URI : http://bibliotecavirtual.dgb.umich.mx:8083/xmlui/handle/DGB_UMICH/3494
Aparece en las colecciones: Maestría

Ficheros en este ítem:
Fichero Descripción Tamaño Formato  
FIE-M-2014-1533.pdf925.06 kBAdobe PDFVista previa
Visualizar/Abrir


Los ítems de DSpace están protegidos por copyright, con todos los derechos reservados, a menos que se indique lo contrario.