Repositorio UMSNH

Diseño e implementación de un controlador de memoria SDRAM para un procesador de imagen por medio de un FPGA

Mostrar el registro sencillo del ítem

dc.rights.license http://creativecommons.org/licenses/by-nc-nd/4.0
dc.contributor.advisor Salas Mier, Alberto Carlos
dc.contributor.author Guzmán Monge, Luis Antonio
dc.date.accessioned 2023-11-23T15:08:25Z
dc.date.available 2023-11-23T15:08:25Z
dc.date.issued 2017-02
dc.identifier.uri http://bibliotecavirtual.dgb.umich.mx:8083/xmlui/handle/DGB_UMICH/16094
dc.description Facultad de Ingeniería Eléctrica. Licenciatura en Ingeniería Electrónica es_MX
dc.description.abstract This project intends to create an image processor that can show a real time histogram and can detect some particular characteristics in the images that are useful for the user. A fundamental part within this image processor the handling of the data. The data must be stored inside a memory, in this case an SDRAM (Synchronized Dynamic Random Access Memory). To handle this memories a controller is required. This particular thesis focuses in the design and the implementation of this memory controller that will be part of the image processor. This memory controller will be created with the specifications required for this project, in particular for the SDRAM IS42S16400J-6TL. In this thesis an FPGA (Field Programmable Gate Array) is used. The advantages of this device is that this is a "programmable" hardware, a generic circuit where its functionality can be programmed for a particular application. This will help save valuable resources that with a general purpose computer would be wasted, plus it´s relatively cheap. en
dc.description.abstract El proyecto en general aspira a crear un procesador de imagen que pueda mostrar un histograma en tiempo real y pueda detectar ciertas características de la imagen las cuales son de interés para el usuario. Una parte fundamental dentro de este procesador de imagen es el manejo de los datos, estos deben ser almacenados dentro de una memoria, en este caso una SDRAM (Synchronized Dynamic Random Access Memory). Por lo que es necesario un controlador. Esta tesis se centra en el diseño y la implementación de un controlador de memoria que formará parte del procesador de imagen. Éste controlador de memoria se creará con las necesidades específicas para el proyecto y en particular para la SDRAM IS42S16400J-6TL. En esta tesis se hace uso de un FPGA (Field Programmable Gate Array), El cual tiene la ventaja de ser un hardware "programable", (un circuito genérico donde su funcionabilidad puede ser programada para una aplicación en particular), lo cual ayudará a ahorrar recursos valiosos que con una computadora de propósito general se desperdiciarían, además de que es relativamente barato. es_MX
dc.language.iso spa es_MX
dc.publisher Universidad Michoacana de San Nicolás de Hidalgo es_MX
dc.rights info:eu-repo/semantics/openAccess
dc.subject info:eu-repo/classification/cti/7
dc.subject FIE-L-2017-0296 es_MX
dc.subject SDRAM es_MX
dc.subject FPGA es_MX
dc.subject Verilog es_MX
dc.subject Quartus II es_MX
dc.title Diseño e implementación de un controlador de memoria SDRAM para un procesador de imagen por medio de un FPGA es_MX
dc.type info:eu-repo/semantics/bachelorThesis es_MX
dc.creator.id 0
dc.advisor.id 0
dc.advisor.role asesorTesis


Ficheros en el ítem

Este ítem aparece en la(s) siguiente(s) colección(ones)

Mostrar el registro sencillo del ítem

Buscar en DSpace


Búsqueda avanzada

Listar

Mi cuenta

Estadísticas